Konprann MOSFET nan yon atik

Aparèy semi-conducteurs pouvwa yo lajman ki itilize nan endistri, konsomasyon, militè ak lòt jaden, epi yo gen yon gwo pozisyon estratejik. Ann pran yon gade nan foto an jeneral nan aparèy pouvwa ki soti nan yon foto:

Aparèy semi-conducteurs pouvwa yo ka divize an kalite konplè, kalite semi-kontwole ak kalite ki pa kontwole dapre degre nan kontwòl siyal sikwi. Oswa dapre pwopriyete siyal yo nan kous la kondwi, li ka divize an kalite vòltaj-kondwi, kalite aktyèl-kondwi, elatriye.

Klasifikasyon	kalite	Aparèy semi-conducteurs pouvwa espesifik
Kontwolabilite nan siyal elektrik	Semi-kontwole kalite	SCR
	Kontwòl konplè	GTO、GTR，MOSFET、IGBT
	Enkontwolab	Dyòd pouvwa
Kondwi pwopriyete siyal	Kalite kondwi vòltaj	IGBT、MOSFET、SITH
Kondwi pwopriyete siyal	Kouran kalite kondwi	SCR、GTO、GTR
Ond siyal efikas	Kalite deklanche batman kè	SCR, GTO
Ond siyal efikas	Kalite kontwòl elektwonik	GTR、MOSFET、IGBT
Sitiyasyon kote elektwon ki pote kouran patisipe	aparèy bipolè	Dyòd pouvwa, SCR, GTO, GTR, BSIT, BJT
	Aparèy inipolè	MOSFET, CHITA
	Aparèy konpoze	MCT, IGBT, SITH ak IGCT

Diferan aparèy semi-conducteurs pouvwa yo gen diferan karakteristik tankou vòltaj, kapasite aktyèl, kapasite enpedans, ak gwosè. Nan itilizasyon aktyèl la, aparèy ki apwopriye yo bezwen chwazi selon diferan domèn ak bezwen.

Karakteristik diferan nan aparèy semi-conducteurs pouvwa diferan

Endistri semi-kondiktè a te pase twa jenerasyon chanjman materyèl depi nesans li. Jiska kounye a, materyèl semi-conducteurs premye reprezante pa Si toujou sitou itilize nan jaden an nan aparèy semi-conducteurs pouvwa.

Materyèl semi-conducteurs		Bandgap (eV)	Pwen fizyon (K)	aplikasyon prensipal la
1ye jenerasyon materyèl semi-conducteurs	Ge	1.1	1221	Ba vòltaj, ba frekans, tranzistò mwayen pouvwa, fotodetektè
2yèm jenerasyon materyèl semi-conducteurs	Si	0.7	1687	Ba vòltaj, ba frekans, tranzistò mwayen pouvwa, fotodetektè
3yèm jenerasyon materyèl semi-conducteurs	GaAs	1.4	1511	Mikwo ond, aparèy vag milimèt, aparèy ki emèt limyè
	SiC	3.05	2826	1. High-tanperati, segondè-frekans, radyasyon ki reziste aparèy ki gen gwo pouvwa 2. Blue, klas, vyolèt limyè-emisyon diodes, semi-conducteurs lazè
	GaN	3.4	1973
	AIN	6.2	2470
	C	5.5	> 3800
	ZnO	3.37	2248

Rezime karakteristik aparèy pouvwa semi-kontwole ak konplètman kontwole:

Kalite aparèy	SCR	GTR	MOSFET	IGBT
Kalite kontwòl	Deklanche batman kè	Kontwòl aktyèl la	kontwòl vòltaj	sant fim
liy pwòp tèt ou fèmen	Fèmen komutasyon	aparèy pou fèmen pwòp tèt ou	aparèy pou fèmen pwòp tèt ou	aparèy pou fèmen pwòp tèt ou
frekans travay	<1khz	<30khz	20khz-Mhz	<40khz
Kondwi pouvwa	piti	gwo	piti	piti
chanje pèt	gwo	gwo	gwo	gwo
pèt kondiksyon	piti	piti	gwo	piti
Voltaj ak nivo aktyèl la	最大	gwo	minimòm	plis
Aplikasyon tipik	Mwayen frekans endiksyon chofaj	Konvètisè frekans UPS	chanje ekipman pou pouvwa	Konvètisè frekans UPS
pri	pi ba	pi ba	nan mitan an	Pi chè a
efè modulation konduktivite	genyen	genyen	okenn	genyen

Aprann konnen MOSFET yo

MOSFET gen gwo enpedans opinyon, bri ki ba, ak bon estabilite tèmik; li gen yon pwosesis manifakti senp ak radyasyon fò, kidonk li se anjeneral yo itilize nan sikui anplifikatè oswa sikui chanje;

(1) Paramèt seleksyon prensipal yo: drenaj-sous vòltaj VDS (rezistans vòltaj), ID kontinyèl flit aktyèl, RDS (sou) sou-rezistans, Ciss opinyon kapasite (kapasite junction), bon jan kalite faktè FOM = Ron * Qg, elatriye.

(2) Dapre diferan pwosesis, li divize an TrenchMOS: tranche MOSFET, sitou nan jaden vòltaj ki ba nan 100V; SGT (Split Gate) MOSFET: MOSFET fann pòtay, sitou nan jaden vòltaj mwayen ak ba nan 200V; SJ MOSFET: MOSFET super junction, sitou nan jaden vòltaj segondè 600-800V;

Nan yon ekipman pou pouvwa chanje, tankou yon kous louvri-drenaj, drenaj la konekte ak chaj la entak, ki rele yon drenaj louvri. Nan yon kous louvri-drenaj, kèlkeswa ki wo vòltaj la chaj la konekte, aktyèl chaj la ka vire sou yo ak koupe. Li se yon aparèy pou chanje analòg ideyal. Sa a se prensip MOSFET kòm yon aparèy switching.

An tèm de pati nan mache, MOSFET yo prèske tout konsantre nan men yo nan gwo manifaktirè entènasyonal yo. Pami yo, Infineon te akeri IR (Entènasyonal Ameriken Rectifier Konpayi) nan 2015 e li te vin lidè endistri a. ON Semiconductor tou te konplete akizisyon Fairchild Semiconductor nan mwa septanm 2016. , pati nan mache vole nan dezyèm plas, ak Lè sa a, klasman lavant yo te Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, elatriye;

Mak MOSFET prensipal yo divize an plizyè seri: Ameriken, Japonè ak Koreyen.

Seri Ameriken: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, elatriye;

Japonè: Toshiba, Renesas, ROHM, elatriye;

Seri Koreyen: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA

Kategori pake MOSFET

Dapre fason li enstale sou tablo PCB la, gen de kalite prensipal pakè MOSFET: plug-in (Through Hole) ak sifas mòn (Sifas Mount).

Kalite ploge nan vle di ke broch MOSFET la pase nan twou yo aliye nan tablo PCB la epi yo soude sou tablo PCB la. Pakè ploge komen yo genyen ladan yo: pakè doub nan liy (DIP), pake deskripsyon tranzistò (TO), ak pake grid etalaj PIN (PGA).

Ploge-an anbalaj

Sifas aliye se kote broch MOSFET yo ak bride dissipation chalè yo soude nan kousinen yo sou sifas tablo PCB la. Tipik pakè mòn sifas yo enkli: tranzistò deskripsyon (D-PAK), ti tranzistò deskripsyon (SOT), ti pake deskripsyon (SOP), kwadwilatè pake plat (QFP), konpayi asirans chip plastik plon (PLCC), elatriye.

sifas mòn pake

Ak devlopman nan teknoloji, tablo PCB tankou mèr ak kat grafik kounye a itilize pi piti ak mwens dirèk ploge nan anbalaj, ak plis sifas mòn anbalaj yo itilize.

1. Doub nan liy pake (DIP)

Pake DIP la gen de ranje broch epi li bezwen antre nan yon priz chip ak yon estrikti DIP. Metòd derivasyon li se SDIP (Shrink DIP), ki se yon pake retresi doub-in-line. Dansite PIN la se 6 fwa pi wo pase DIP.

Fòm estrikti anbalaj DIP gen ladan: milti-kouch seramik doub-an-liy DIP, yon sèl-kouch seramik doub-an-liy DIP, plon ankadreman DIP (ki gen ladan kalite vè-seramik sele, kalite estrikti plastik enkapsulasyon, seramik ba-fonn enkapsulasyon vè. kalite) elatriye Karakteristik anbalaj DIP se ke li ka fasilman reyalize soude nan twou PCB tablo epi li gen bon konpatibilite ak mèr la.

Sepandan, paske zòn anbalaj li yo ak epesè yo relativman gwo, ak broch yo fasil domaje pandan pwosesis la branche ak debranche, fyab la se pòv. An menm tan an, akòz enfliyans nan pwosesis la, kantite broch jeneralman pa depase 100. Se poutèt sa, nan pwosesis la nan entegrasyon segondè nan endistri elektwonik la, anbalaj DIP te piti piti retire nan etap nan istwa.

2. Pake deskripsyon tranzistò (TO)

Espesifikasyon anbalaj bonè, tankou TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, elatriye se tout konsepsyon anbalaj ploge.

TO-3P/247: Li se yon fòm anbalaj souvan itilize pou mwayen-wo vòltaj ak segondè-aktyèl MOSFETs. Pwodwi a gen karakteristik vòltaj segondè kenbe tèt ak gwo rezistans pann. ,

TO-220/220F: TO-220F se yon pake konplètman plastik, epi pa gen okenn bezwen ajoute yon pad izolasyon lè enstale li sou yon radyatè; TO-220 gen yon fèy metal ki konekte ak peny mitan an, epi yo mande yon pad izolasyon lè w ap enstale radyatè a. MOSFET yo nan de estil pake sa yo gen aparans menm jan an epi yo ka itilize interchangeable. ,

TO-251: Pwodui pake sa a sitou itilize pou diminye depans yo epi redwi gwosè pwodwi yo. Li se sitou itilize nan anviwònman ki gen vòltaj mwayen ak gwo aktyèl anba a 60A ak vòltaj segondè anba a 7N. ,

TO-92: Pake sa a se sèlman itilize pou MOSFET ba-vòltaj (aktyèl anba a 10A, kenbe tèt ak vòltaj anba a 60V) ak wo-vòltaj 1N60/65, yo nan lòd yo diminye depans yo.

Nan dènye ane yo, akòz pri a soude segondè nan pwosesis la ploge nan anbalaj ak enferyè pèfòmans chalè dissipation nan pwodwi patch-kalite, demann lan nan mache a mòn sifas te kontinye ogmante, ki te tou mennen nan devlopman nan anbalaj TO. nan anbalaj sifas mòn.

TO-252 (yo rele tou D-PAK) ak TO-263 (D2PAK) se tou de pakè mòn sifas yo.。

POU pake aparans pwodwi

TO252/D-PAK se yon pake chip plastik, ki souvan itilize pou anbalaj tranzistò pouvwa ak bato estabilize vòltaj. Li se youn nan pakè endikap aktyèl yo. MOSFET ki itilize metòd anbalaj sa a gen twa elektwòd, pòtay (G), drenaj (D), ak sous (S). Pin drenaj (D) koupe epi li pa itilize. Olye de sa, se koule chalè a sou do a itilize kòm drenaj la (D), ki se dirèkteman soude nan PCB la. Sou yon bò, li itilize pou pwodiksyon gwo kouran, epi sou lòt men an, li gaye chalè nan PCB la. Se poutèt sa, gen twa kousinen D-PAK sou PCB a, ak pad drenaj la (D) pi gwo. Espesifikasyon anbalaj li yo se jan sa a:

TO-252/D-PAK espesifikasyon gwosè pake

TO-263 se yon variant de TO-220. Li sitou fèt pou amelyore efikasite pwodiksyon ak dissipation chalè. Li sipòte kouran ak vòltaj trè wo. Li pi komen nan mwayen-vòltaj segondè-aktyèl MOSFETs anba 150A ak pi wo a 30V. Anplis D2PAK (TO-263AB), li gen ladan tou TO263-2, TO263-3, TO263-5, TO263-7 ak lòt estil, ki sibòdone TO-263, sitou akòz diferan kantite ak distans broch. .

TO-263/D2PAK spesifikasyon gwosè pakes

3. Pin gri pake etalaj (PGA)

Gen plizyè broch kare kare andedan ak deyò chip PGA (Pin Grid Array Package). Chak peny kare etalaj ranje nan yon distans sèten alantou chip la. Tou depan de kantite broch, li ka fòme nan 2 a 5 sèk. Pandan enstalasyon, jis mete chip la nan priz PGA espesyal la. Li gen avantaj ki genyen nan ploge fasil ak debranche ak segondè fyab, epi li ka adapte yo ak pi wo frekans.

PGA pakè style

Pifò nan substra chip li yo te fè nan materyèl seramik, ak kèk sèvi ak espesyal résine plastik kòm substra a. An tèm de teknoloji, distans la sant peny se nòmalman 2.54mm, ak kantite broch varye ant 64 ak 447. Karakteristik sa a kalite anbalaj se ke pi piti zòn nan anbalaj (volim), pi ba konsomasyon pouvwa a (pèfòmans). ) li ka kenbe tèt ak, ak vis vèrsa. Sa a style anbalaj nan chips te pi komen nan jou yo byen bonè, e li te sitou itilize pou anbalaj pwodwi gwo pouvwa konsomasyon tankou CPUs. Pou egzanp, Intel a 80486 ak Pentium tout sèvi ak sa a style anbalaj; li pa lajman adopte pa manifaktirè MOSFET.

4. Ti pakè tranzistò deskripsyon (SOT)

SOT (Small Out-Line Transistor) se yon pake kalite patch ti pouvwa tranzistò, sitou ki gen ladan SOT23, SOT89, SOT143, SOT25 (sa vle di SOT23-5), elatriye SOT323, SOT363 / SOT26 (sa vle di SOT23-6) ak lòt kalite yo se sòti, ki pi piti nan gwosè pase pakè TO.

Kalite pake SOT

SOT23 se yon pake tranzistò souvan itilize ak twa broch ki gen fòm zèl, sètadi pèseptè, emeteur ak baz, ki nan lis sou tou de bò long nan eleman an. Pami yo, emetè a ak baz yo sou menm bò a. Yo komen nan tranzistò ki ba-pouvwa, tranzistò efè jaden ak tranzistò konpoze ak rezo rezistans. Yo gen bon fòs men soudabilite pòv. Aparans la montre nan Figi (a) anba a.

SOT89 gen twa broch kout distribye sou yon bò nan tranzistò a. Lòt bò a se yon koule chalè metal ki konekte nan baz la pou ogmante kapasite chalè dissipation. Li komen nan Silisyòm pouvwa sifas mòn tranzistò epi li apwopriye pou aplikasyon pou pi wo pouvwa. Aparans la montre nan figi (b) anba a. ,

SOT143 gen kat kout broch ki gen fòm zèl, ki mennen soti nan tou de bò yo. Fen ki pi laj nan peny la se pèseptè a. Kalite pake sa a komen nan tranzistò wo-frekans, ak aparans li yo montre nan Figi (c) anba a. ,

SOT252 se yon tranzistò gwo pouvwa ak twa broch ki mennen nan yon bò, ak peny mitan an pi kout epi li se pèseptè a. Konekte ak pi gwo peny nan lòt bout la, ki se yon fèy kòb kwiv mete pou dissipation chalè, ak aparans li se jan yo montre nan Figi (d) anba a.

Komen SOT pakè aparans konparezon

Se kat-tèminal SOT-89 MOSFET la souvan itilize sou mèr. Espesifikasyon li yo ak dimansyon yo jan sa a:

SOT-89 MOSFET espesifikasyon gwosè (inite: mm)

5. Ti Pake Plan (SOP)

SOP (Small Out-Line Package) se youn nan pakè mòn sifas yo, yo rele tou SOL oswa DFP. Broch yo trase soti nan tou de bò pakè a nan yon fòm zèl mouet (fòm L). Materyèl yo se plastik ak seramik. Estanda anbalaj SOP yo enkli SOP-8, SOP-16, SOP-20, SOP-28, elatriye. Nimewo apre SOP endike kantite broch. Pifò pakè MOSFET SOP adopte espesifikasyon SOP-8. Endistri a souvan omisyon "P" ak abreje li kòm SO (Ti Out-Line).

SOP-8 gwosè pake

SO-8 te premye devlope pa konpayi PHILIP. Li pake nan plastik, pa gen okenn plak anba chalè dissipation, e li gen pòv dissipation chalè. Li se jeneralman yo itilize pou MOSFET ki ba-pouvwa. Apre sa, espesifikasyon estanda tankou TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP), elatriye yo te piti piti sòti; pami yo, TSOP ak TSSOP yo souvan itilize nan anbalaj MOSFET.

SOP spesifikasyon ki sòti souvan itilize pou MOSFET yo

6. Quad Flat Package (QFP)

Distans ki genyen ant broch chip nan pake QFP (Plastic Quad Flat Package) se piti anpil ak broch yo trè mens. Li se jeneralman yo itilize nan gwo-echèl oswa ultra-gwo sikwi entegre, ak kantite broch se jeneralman plis pase 100. Chips pake nan fòm sa a dwe itilize SMT sifas aliye teknoloji soude chip la nan mèr la. Metòd anbalaj sa a gen kat gwo karakteristik: ① Li apwopriye pou SMD sifas aliye teknoloji pou enstale fil elektrik sou tablo sikwi PCB; ② Li apwopriye pou itilize segondè-frekans; ③ Li fasil pou opere epi li gen gwo fyab; ④ Rapò ki genyen ant zòn nan chip ak zòn anbalaj la piti. Menm jan ak metòd anbalaj PGA, metòd anbalaj sa a vlope chip la nan yon pake plastik epi li pa ka gaye chalè ki pwodui lè chip la ap travay nan yon fason apwopriye. Li mete restriksyon sou amelyorasyon nan pèfòmans MOSFET; ak anbalaj an plastik tèt li ogmante gwosè a nan aparèy la, ki pa satisfè kondisyon yo pou devlopman nan semi-conducteurs nan direksyon pou yo te limyè, mens, kout, ak ti. Anplis de sa, sa a ki kalite metòd anbalaj baze sou yon sèl chip, ki gen pwoblèm ki genyen nan efikasite pwodiksyon ki ba ak pri anbalaj segondè. Se poutèt sa, QFP pi apwopriye pou itilize nan sikui LSI lojik dijital tankou mikroprosesè / etalaj pòtay, epi li se tou apwopriye pou anbalaj pwodwi sikwi analòg LSI tankou pwosesis siyal VTR ak pwosesis siyal odyo.

7, pakè kwadwilatè plat ki pa gen okenn plon (QFN)

Pake QFN (Pakè Quad Flat ki pa plon) ekipe ak kontak elektwòd sou tout kat bò yo. Depi pa gen okenn plon, zòn aliye a pi piti pase QFP ak wotè a pi ba pase QFP. Pami yo, QFN seramik yo rele tou LCC (Leadless Chip Carriers), ak QFN plastik ki ba pri lè l sèvi avèk vè epoksidik résine enprime materyèl de baz substrate yo rele plastik LCC, PCLC, P-LCC, elatriye Li se yon anbalaj sifas monte chip émergentes. teknoloji ak ti gwosè pad, ti volim, ak plastik kòm materyèl sele. QFN se sitou itilize pou anbalaj sikwi entegre, epi MOSFET pa pral itilize. Sepandan, paske Intel te pwopoze yon chofè entegre ak solisyon MOSFET, li te lanse DrMOS nan yon pake QFN-56 ("56" refere a 56 broch koneksyon sou do chip la).

Li ta dwe remake ke pake QFN a gen menm konfigirasyon plon ekstèn kòm pake ultra-mens ti deskripsyon an (TSSOP), men gwosè li se 62% pi piti pase TSSOP la. Dapre done modèl QFN, pèfòmans tèmik li yo se 55% pi wo pase anbalaj TSSOP, ak pèfòmans elektrik li yo (induktans ak kapasite) se 60% ak 30% pi wo pase anbalaj TSSOP respektivman. Dezavantaj nan pi gwo se ke li difisil pou repare.

DrMOS nan pake QFN-56

Tradisyonèl disrè DC / DC etap-desann switching ekipman pou pouvwa pa ka satisfè kondisyon yo pou pi wo dansite pouvwa, ni yo ka rezoud pwoblèm nan nan efè parazit paramèt nan frekans segondè switching. Avèk inovasyon ak pwogrè teknoloji, li te vin tounen yon reyalite pou entegre chofè ak MOSFET pou konstwi modil milti-chip. Metòd entegrasyon sa a ka sove espas konsiderab ak ogmante dansite konsomasyon pouvwa. Atravè optimize chofè yo ak MOSFET yo, li te vin yon reyalite. Efikasite pouvwa ak-wo kalite DC aktyèl, sa a se DrMOS entegre chofè IC.

Renesas 2yèm jenerasyon DrMOS

Pake san plomb QFN-56 fè DrMOS tèmik enpedans trè ba; ak lyezon fil entèn ak konsepsyon clip kwiv, fil elektrik PCB ekstèn ka minimize, kidonk diminye enduktans ak rezistans. Anplis de sa, pwosesis MOSFET Silisyòm gwo twou san fon an itilize kapab tou siyifikativman diminye pèt kondiksyon, chanje ak pòtay chaj; li konpatib ak yon varyete de contrôleur, ka reyalize diferan mòd opere, ak sipòte aktif faz konvèsyon mòd APS (Auto Phase Switching). Anplis anbalaj QFN, anbalaj bilateral plat pa gen okenn plon (DFN) se tou yon nouvo pwosesis anbalaj elektwonik ki te lajman itilize nan divès konpozan ON Semiconductor. Konpare ak QFN, DFN gen mwens elektwòd plon-soti sou tou de bò yo.

8 、 Plastik Plon Chip Carrier (PLCC)

PLCC (Plastik Quad Flat Package) gen yon fòm kare epi li pi piti anpil pase pake DIP la. Li gen 32 broch ak broch tout otou. Broch yo ap dirije soti nan kat kote yo nan pake a nan yon fòm T. Li se yon pwodwi plastik. Distans sant peny lan se 1.27mm, ak kantite broch varye ant 18 ak 84. Broch ki gen fòm J yo pa fasil defòme epi yo pi fasil pou opere pase QFP, men enspeksyon aparans la apre soude pi difisil. Anbalaj PLCC apwopriye pou enstale fil elektrik sou PCB lè l sèvi avèk SMT sifas aliye teknoloji. Li gen avantaj ki genyen nan ti gwosè ak segondè fyab. Anbalaj PLCC se relativman komen epi yo itilize nan LSI lojik, DLD (oswa aparèy lojik pwogram) ak lòt sikui. Fòm anbalaj sa a souvan itilize nan BIOS mèr, men li se kounye a mwens komen nan MOSFET yo.

Encapsulation ak amelyorasyon pou antrepwiz endikap

Akòz tandans nan devlopman nan vòltaj ki ba ak aktyèl segondè nan CPUs, MOSFET yo oblije gen gwo pwodiksyon aktyèl, ba sou-rezistans, jenerasyon chalè ki ba, dissipation chalè rapid, ak ti gwosè. Anplis de amelyore teknoloji pwodiksyon chip ak pwosesis, manifaktirè MOSFET tou kontinye amelyore teknoloji anbalaj. Sou baz konpatibilite ak espesifikasyon aparans estanda, yo pwopoze nouvo fòm anbalaj epi anrejistre non mak pou nouvo pakè yo devlope.

1、RENESAS WPAK, LFPAK ak LFPAK-I pakè

WPAK se yon pake radyasyon chalè segondè devlope pa Renesas. Lè w imite pake D-PAK la, koule chalè chip la soude sou plak mèr la, epi chalè a gaye nan plak mèr la, pou ti pake WPAK la kapab tou rive nan aktyèl pwodiksyon D-PAK. WPAK-D2 pake de MOSFET segondè / ba pou diminye enduktans fil elektrik.

Gwosè pake Renesas WPAK

LFPAK ak LFPAK-I se de lòt ti pake fòm-faktè devlope pa Renesas ki konpatib ak SO-8. LFPAK sanble ak D-PAK, men pi piti pase D-PAK. LFPAK-i mete koule chalè a anlè pou gaye chalè nan koule chalè a.

Pake Renesas LFPAK ak LFPAK-I

2. Vishay Power-PAK ak Polè-PAK anbalaj

Power-PAK se non pake MOSFET ki anrejistre pa Vishay Corporation. Power-PAK gen ladan de espesifikasyon: Power-PAK1212-8 ak Power-PAK SO-8.

Vishay Power-PAK1212-8 pake

Vishay Power-PAK SO-8 pake

Polar PAK se yon ti pake ak dissipation chalè doub-sided e li se youn nan teknoloji anbalaj debaz Vishay la. Polè PAK se menm bagay la kòm pake òdinè so-8 la. Li gen pwen dissipation sou tou de bò anwo ak anba nan pake a. Li pa fasil akimile chalè andedan pake a epi li ka ogmante dansite aktyèl la nan aktyèl la opere a de fwa nan SO-8. Kounye a, Vishay gen lisans teknoloji Polar PAK bay STMicroelectronics.

Vishay Polar PAK pake

3. Onsemi SO-8 ak WDFN8 pakè plon plat

ON Semiconductor te devlope de kalite MOSFET plat-plon, nan mitan ki SO-8 konpatib plat-plon yo itilize pa anpil ankadreman. MOSFET pouvwa NVMx ak NVTx ki fèk lanse ON Semiconductor yo itilize pake kontra enfòmèl ant DFN5 (SO-8FL) ak WDFN8 pou minimize pèt kondiksyon. Li prezante tou QG ki ba ak kapasite pou minimize pèt chofè yo.

ON Semiconductor SO-8 plat plon pake

ON Semiconductor WDFN8 pake

4. NXP LFPAK ak QLPAK anbalaj

NXP (ansyen Philps) amelyore teknoloji anbalaj SO-8 nan LFPAK ak QLPAK. Pami yo, LFPAK konsidere kòm pake pouvwa ki pi serye SO-8 nan mond lan; pandan y ap QLPAK gen karakteristik ti gwosè ak pi wo efikasite dissipation chalè. Konpare ak SO-8 òdinè, QLPAK okipe yon zòn tablo PCB nan 6 * 5mm e li gen yon rezistans tèmik nan 1.5k / W.

NXP LFPAK pake

Anbalaj NXP QLPAK

4. ST Semiconductor PowerSO-8 pake

Teknoloji anbalaj chip MOSFET STMicroelectronics yo enkli SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, elatriye. Pami yo, Power SO-8 se yon vèsyon amelyore SO-8. Anplis de sa, gen PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 ak lòt pakè.

STMicroelectronics Power SO-8 pake

5. Fairchild Semiconductor Power 56 pake

Power 56 se non eksklizif Farichild, e non ofisyèl li se DFN5×6. Zòn anbalaj li yo konparab ak sa yo ki souvan itilize TSOP-8 la, ak pake a mens sove wotè clearance eleman, ak konsepsyon Thermal-Pad nan pati anba a diminye rezistans tèmik. Se poutèt sa, anpil manifaktirè aparèy pouvwa te deplwaye DFN5 × 6.

Pake Fairchild Power 56

6. Entènasyonal Rectifier (IR) Pake FET dirèk

Direct FET bay refwadisman siperyè efikas nan yon SO-8 oswa pi piti anprint epi li apwopriye pou aplikasyon pou konvèsyon pouvwa AC-DC ak DC-DC nan òdinatè, laptops, telekominikasyon ak ekipman elektwonik konsomatè. Konstriksyon metal DirectFET a bay dissipation chalè doub-sided, efektivman double kapasite aktyèl manyen konvètisè wo-frekans DC-DC Buck konpare ak pakè disrè plastik estanda. Pake FET dirèk la se yon kalite ranvèse-monte, ak koule chalè drenaj la (D) fè fas a anwo epi kouvri ak yon koki metal, nan ki chalè gaye. Anbalaj FET dirèk anpil amelyore dissipation chalè ak pran mwens espas ak bon dissipation chalè.

Rezime

Nan lavni an, kòm endistri manifakti elektwonik la ap kontinye devlope nan yon direksyon ki nan ultra-mens, miniaturization, vòltaj ki ba, ak gwo aktyèl, aparans la ak estrikti anbalaj entèn nan MOSFET pral chanje tou pou pi byen adapte yo ak bezwen devlopman nan fabrikasyon an. endistri. Anplis de sa, yo nan lòd yo bese papòt seleksyon an pou manifaktirè elektwonik, tandans nan devlopman MOSFET nan yon direksyon ki nan modularizasyon ak anbalaj nan nivo sistèm yo ap vin de pli zan pli evidan, ak pwodwi yo ap devlope nan yon fason kowòdone nan plizyè dimansyon tankou pèfòmans ak pri. . Pake se youn nan faktè referans enpòtan pou seleksyon MOSFET. Diferan pwodwi elektwonik gen diferan kondisyon elektrik, ak anviwònman enstalasyon diferan tou mande pou matche espesifikasyon gwosè satisfè. Nan seleksyon aktyèl la, yo ta dwe pran desizyon an selon bezwen aktyèl yo anba prensip jeneral la. Gen kèk sistèm elektwonik limite pa gwosè PCB la ak wotè entèn yo. Pou egzanp, ekipman pou pouvwa modil nan sistèm kominikasyon anjeneral itilize pakè DFN5 * 6 ak DFN3 * 3 akòz restriksyon wotè; nan kèk ACDC ekipman pou pouvwa, desen ultra-mens oswa akòz limit koki yo apwopriye pou rasanble MOSFET pouvwa TO220 pake. Nan moman sa a, broch yo ka dirèkteman antre nan rasin lan, ki pa apwopriye pou pwodwi TO247 pake; kèk desen ultra-mens mande pou broch aparèy yo dwe koube epi mete plat, ki pral ogmante konpleksite seleksyon MOSFET.

Ki jan yo chwazi MOSFET

Yon enjenyè yon fwa te di m 'ke li pa janm gade nan premye paj la nan yon fèy done MOSFET paske enfòmasyon "pratik" la sèlman parèt sou dezyèm paj la ak pi lwen. Pwatikman chak paj sou yon fèy done MOSFET gen enfòmasyon enpòtan pou konsèpteur yo. Men, li pa toujou klè ki jan yo entèprete done yo bay pa manifaktirè yo.

Atik sa a esplike kèk nan espesifikasyon kle MOSFET yo, ki jan yo endike sou fichye done a, ak foto ki klè ou bezwen konprann yo. Tankou pifò aparèy elektwonik, MOSFET yo afekte pa tanperati opere. Se konsa, li enpòtan yo konprann kondisyon tès yo anba ki endikatè yo mansyone yo aplike. Li enpòtan tou pou w konprann si endikatè ou wè nan "Entwodiksyon pwodwi" yo se valè "maksimòm" oswa "tipik", paske kèk fèy done pa fè li klè.

Klas vòltaj

Karakteristik prensipal ki detèmine yon MOSFET se VDS drenaj-sous vòltaj li yo, oswa "drenaj-sous pann vòltaj", ki se vòltaj ki pi wo ke MOSFET a ka kenbe tèt ak san domaj lè pòtay la kout-sirkwit nan sous la ak aktyèl la drenaj. se 250μA. . VDS yo rele tou "absoli maksimòm vòltaj nan 25 ° C", men li enpòtan sonje ke vòltaj absoli sa a depann sou tanperati a, epi anjeneral gen yon "koyefisyan tanperati VDS" nan fèy done a. Ou bezwen tou konprann ke VDS maksimòm se vòltaj DC a plis nenpòt ki pwent vòltaj ak rid ki ka prezan nan kous la. Pou egzanp, si ou itilize yon aparèy 30V sou yon ekipman pou pouvwa 30V ak yon 100mV, 5ns Spike, vòltaj la pral depase limit maksimòm absoli aparèy la ak aparèy la ka antre nan mòd lavalas. Nan ka sa a, fyab nan MOSFET la pa ka garanti. Nan tanperati ki wo, koyefisyan tanperati a ka chanje siyifikativman vòltaj la pann. Pou egzanp, kèk MOSFET N-chanèl ak yon evalyasyon vòltaj nan 600V gen yon koyefisyan tanperati pozitif. Kòm yo apwoche tanperati maksimòm junction yo, koyefisyan tanperati a lakòz MOSFET sa yo konpòte yo tankou MOSFET 650V. Règ konsepsyon itilizatè MOSFET anpil mande pou yon faktè derating de 10% a 20%. Nan kèk desen, lè nou konsidere ke vòltaj aktyèl la pann se 5% a 10% pi wo pase valè nominal la nan 25 ° C, yo pral ajoute yon maj korespondan konsepsyon itil nan konsepsyon aktyèl la, ki trè benefik nan konsepsyon an. Egal-ego enpòtan pou seleksyon kòrèk MOSFET yo se konprann wòl VGS vòltaj pòtay-sous la pandan pwosesis kondiksyon an. Vòltaj sa a se vòltaj ki asire kondiksyon konplè MOSFET la anba yon kondisyon maksimòm RDS(on). Se poutèt sa sou-rezistans la toujou gen rapò ak nivo VGS, epi li se sèlman nan vòltaj sa a ke aparèy la ka vire sou. Yon konsekans konsepsyon enpòtan se ke ou pa ka vire MOSFET la konplètman ak yon vòltaj ki pi ba pase VGS minimòm yo itilize pou reyalize Rating RDS (on). Pou egzanp, kondwi yon MOSFET konplètman sou ak yon mikrokontwolè 3.3V, ou bezwen kapab vire sou MOSFET nan VGS = 2.5V oswa pi ba.

Sou-rezistans, chaj pòtay, ak "figi nan merit"

Sou-rezistans nan yon MOSFET toujou detèmine nan youn oswa plis vòltaj pòtay-a-sous. Limit maksimòm RDS(on) ka 20% a 50% pi wo pase valè tipik la. Limit maksimòm RDS(on) anjeneral refere a valè a nan yon tanperati junction nan 25 ° C. Nan pi wo tanperati, RDS(on) ka ogmante pa 30% a 150%, jan yo montre nan Figi 1. Depi RDS(on) chanje ak tanperati a ak valè rezistans minimòm lan pa ka garanti, detekte aktyèl ki baze sou RDS(on) se pa. yon metòd trè egzat.

Figi 1 RDS(on) ogmante ak tanperati a nan ranje 30% a 150% nan tanperati a opere maksimòm.

Sou-rezistans trè enpòtan pou tou de N-chanèl ak P-chanèl MOSFETs. Nan chanje ekipman pou pouvwa, Qg se yon kritè seleksyon kle pou N-chanèl MOSFET yo itilize nan ekipman pou chanje pouvwa paske Qg afekte pèt chanje. Pèt sa yo gen de efè: youn se tan an chanje ki afekte MOSFET la ak sou; lòt la se enèji ki nesesè pou chaje kapasite pòtay la pandan chak pwosesis chanje. Youn nan bagay ou dwe kenbe nan tèt ou se ke Qg depann sou vòltaj la pòtay-sous, menm si w ap itilize yon Vgs pi ba diminye pèt chanje. Kòm yon fason rapid pou konpare MOSFET ki fèt pou itilize nan aplikasyon pou chanje, konsèpteur yo souvan itilize yon fòmil sengilye ki gen ladan RDS(on) pou pèt kondiksyon ak Qg pou pèt chanje: RDS(on)xQg. "Figi merit" (FOM) sa a rezime pèfòmans aparèy la epi pèmèt MOSFET yo konpare an tèm de valè tipik oswa maksimòm. Pou asire yon konparezon egzat atravè aparèy, ou bezwen asire w ke yo itilize menm VGS pou RDS(on) ak Qg, e ke valè tipik ak maksimòm yo pa rive melanje ansanm nan piblikasyon an. Lower FOM ap ba ou pi bon pèfòmans nan aplikasyon pou chanje, men li pa garanti. Pi bon rezilta konparezon yo ka jwenn sèlman nan yon kous aktyèl, epi nan kèk ka kous la ka bezwen ajiste pou chak MOSFET. Rated aktyèl ak pouvwa dissipation, ki baze sou kondisyon tès diferan, pifò MOSFET yo gen youn oswa plis kouran drenaj kontinyèl nan fèy done a. Ou pral vle gade fèy done a ak anpil atansyon pou konnen si evalyasyon an se nan tanperati ka espesifye (egzanp TC = 25 °C), oswa tanperati anbyen (eg TA = 25 °C). Kilès nan valè sa yo ki pi enpòtan pral depann de karakteristik aparèy yo ak aplikasyon an (gade Figi 2).

Figi 2 Tout valè maksimòm absoli aktyèl ak pouvwa yo se done reyèl

Pou ti aparèy mòn sifas yo itilize nan aparèy pòtatif, nivo aktyèl ki pi enpòtan an ka nan yon tanperati anbyen nan 70 ° C. Pou gwo ekipman ak koule chalè ak refwadisman lè fòse, nivo aktyèl la nan TA = 25 ℃ ka pi pre sitiyasyon aktyèl la. Pou kèk aparèy, mouri a ka okipe plis aktyèl nan tanperati maksimòm junction li pase limit pakè yo. Nan kèk fèy done, nivo aktyèl "mouri limite" sa a se enfòmasyon adisyonèl nan nivo aktyèl "pake-limite", ki ka ba ou yon lide sou solidite mouri a. Konsiderasyon menm jan an aplike nan dissipation pouvwa kontinyèl, ki depann pa sèlman sou tanperati, men tou sou tan. Imajine yon aparèy opere kontinyèlman nan PD = 4W pou 10 segonn nan TA = 70 ℃. Ki sa ki konstitye yon peryòd tan "kontinyèl" pral varye selon pake MOSFET la, kidonk ou pral vle sèvi ak konplo nòmal enpedans tèmik pasajè ki soti nan fich done a pou wè kisa dissipation pouvwa a sanble apre 10 segonn, 100 segonn oswa 10 minit. . Jan yo montre nan Figi 3, koyefisyan rezistans tèmik aparèy espesyalize sa a apre yon batman 10 segonn se apeprè 0.33, ki vle di ke yon fwa pake a rive nan saturation tèmik apre apeprè 10 minit, kapasite dissipation chalè aparèy la se sèlman 1.33W olye pou yo 4W. . Malgre ke kapasite nan dissipation chalè nan aparèy la ka rive sou 2W anba refwadisman bon.

Rezistans tèmik MOSFET lè yo aplike pouvwa batman kè

Figi 3 Rezistans tèmik MOSFET lè yo aplike batman pouvwa

An reyalite, nou ka divize ki jan yo chwazi MOSFET nan kat etap.

Premye etap la: chwazi chanèl N oswa chanèl P

Premye etap la nan chwazi aparèy ki apwopriye pou konsepsyon ou a se deside si yo sèvi ak yon MOSFET N-chanèl oswa P-chanèl. Nan yon aplikasyon pouvwa tipik, lè yon MOSFET konekte ak tè ak chaj la konekte ak vòltaj prensipal la, MOSFET la fòme switch la ki ba-bò. Nan switch la ki ba-bò, MOSFET N-chanèl yo ta dwe itilize akòz konsiderasyon nan vòltaj ki nesesè yo fèmen aparèy la oswa sou. Lè MOSFET a konekte nan otobis la ak chaj nan tè, yo itilize yon switch segondè-bò. P-chanèl MOSFET yo anjeneral yo itilize nan topoloji sa a, ki se tou akòz konsiderasyon kondwi vòltaj. Pou chwazi aparèy ki bon pou aplikasyon w lan, ou dwe detèmine vòltaj ki nesesè pou kondwi aparèy la ak fason ki pi fasil pou fè li nan konsepsyon ou. Pwochen etap la se detèmine Rating vòltaj ki nesesè a, oswa vòltaj maksimòm aparèy la ka kenbe tèt ak. Pi wo Rating vòltaj la, se pi wo pri a nan aparèy la. Dapre eksperyans pratik, vòltaj nominal la ta dwe pi gran pase vòltaj prensipal la oswa vòltaj otobis la. Sa a pral bay ase pwoteksyon pou MOSFET la pa pral echwe. Lè w ap chwazi yon MOSFET, li nesesè pou detèmine vòltaj maksimòm ki ka tolere soti nan drenaj la nan sous la, se sa ki VDS maksimòm lan. Li enpòtan pou konnen ke vòltaj maksimòm yon MOSFET ka kenbe tèt ak chanjman ak tanperati. Konsèpteur yo dwe teste varyasyon vòltaj sou tout ranje tanperati opere. Vòltaj nominal la dwe gen ase maj pou kouvri ranje varyasyon sa a pou asire ke kous la pa pral febli. Lòt faktè sekirite ke enjenyè konsepsyon bezwen konsidere gen ladan transient vòltaj pwovoke pa chanje elektwonik tankou motè oswa transfòmatè. Tensyon nominal yo varye pou aplikasyon diferan; tipikman, 20V pou aparèy pòtab, 20-30V pou ekipman pou pouvwa FPGA, ak 450-600V pou aplikasyon pou 85-220VAC.

Etap 2: Detèmine aktyèl aktyèl la

Dezyèm etap la se chwazi evalyasyon aktyèl la nan MOSFET la. Tou depan de konfigirasyon sikwi a, aktyèl aktyèl sa a ta dwe maksimòm aktyèl ke chaj la ka kenbe tèt ak nan tout sikonstans. Menm jan ak sitiyasyon vòltaj la, designer a dwe asire ke MOSFET chwazi a ka kenbe tèt ak evalyasyon aktyèl sa a, menm lè sistèm nan jenere Spikes aktyèl la. De kondisyon aktyèl yo konsidere yo se mòd kontinyèl ak Spike batman kè. Nan mòd kondiksyon kontinyèl, MOSFET a se nan yon eta fiks, kote aktyèl ap koule kontinyèlman nan aparèy la. Yon Spike batman kè refere a yon gwo vag (oswa Spike aktyèl) ap koule tankou dlo nan aparèy la. Yon fwa yo detèmine aktyèl maksimòm nan kondisyon sa yo, li se tou senpleman yon kesyon de chwazi yon aparèy ki ka okipe aktyèl maksimòm sa a. Apre w fin chwazi aktyèl la nominal, yo dwe kalkile pèt kondiksyon an tou. Nan sitiyasyon aktyèl, MOSFET se pa yon aparèy ideyal paske gen pèt enèji elektrik pandan pwosesis kondiksyon an, ki rele pèt kondiksyon. Yon MOSFET konpòte li tankou yon rezistans varyab lè "sou", ki detèmine pa RDS (ON) aparèy la epi li chanje anpil ak tanperati. Pèt pouvwa aparèy la ka kalkile pa Iload2×RDS(ON). Depi sou-rezistans la chanje ak tanperati a, pèt pouvwa a pral chanje tou pwopòsyonèlman. Pi wo VGS vòltaj aplike nan MOSFET la, se pi piti RDS (ON) la pral; okontrè, plis RDS(ON) ap pi wo. Pou designer nan sistèm, sa a se kote konpwomi yo vini nan depann sou vòltaj la sistèm. Pou desen pòtab, li pi fasil (ak pi komen) pou sèvi ak pi ba vòltaj, pandan y ap pou desen endistriyèl, pi wo vòltaj ka itilize. Remake byen ke rezistans RDS(ON) ap monte yon ti kras ak aktyèl. Varyasyon nan divès paramèt elektrik nan rezistans RDS(ON) ka jwenn nan fèy done teknik manifakti a bay. Teknoloji gen yon enpak siyifikatif sou karakteristik aparèy, paske kèk teknoloji gen tandans ogmante RDS(ON) lè yo ogmante VDS maksimòm lan. Pou yon teknoloji konsa, si ou gen entansyon diminye VDS ak RDS (ON), ou gen pou ogmante gwosè chip la, kidonk ogmante gwosè pake matche ak depans devlopman ki gen rapò. Gen plizyè teknoloji nan endistri a ap eseye kontwole ogmantasyon nan gwosè chip, ki pi enpòtan nan yo se chanèl ak chaj balanse teknoloji. Nan teknoloji tranche, yon tranche gwo twou san fon entegre nan wafer a, anjeneral rezève pou vòltaj ki ba, diminye RDS (ON) sou-rezistans la. Yo nan lòd yo diminye enpak maksimòm VDS sou RDS(ON), yo te itilize yon kolòn kwasans epitaxial / pwosesis kolòn grave pandan pwosesis devlopman an. Pou egzanp, Fairchild Semiconductor te devlope yon teknoloji ki rele SuperFET ki ajoute etap fabrikasyon adisyonèl pou rediksyon RDS(ON). Konsantre sa a sou RDS(ON) enpòtan paske kòm vòltaj pann nan yon MOSFET estanda ogmante, RDS(ON) ogmante eksponansyèlman ak mennen nan yon ogmantasyon nan gwosè mouri. Pwosesis SuperFET la chanje relasyon eksponansyèl ant RDS(ON) ak gwosè wafer nan yon relasyon lineyè. Nan fason sa a, aparèy SuperFET ka reyalize ideyal ki ba RDS (ON) nan gwosè ti mouri, menm ak vòltaj pann jiska 600V. Rezilta a se ke gwosè wafer ka redwi jiska 35%. Pou itilizatè fen yo, sa vle di yon rediksyon enpòtan nan gwosè pake.

Twazyèm etap: Detèmine Kondisyon tèmik

Pwochen etap la nan chwazi yon MOSFET se kalkile kondisyon tèmik sistèm lan. Konsèpteur yo dwe konsidere de senaryo diferan, senaryo ki pi move a ak senaryo reyèl la. Li rekòmande pou itilize rezilta kalkil ki pi mal la, paske rezilta sa a bay yon pi gwo maj sekirite epi asire ke sistèm lan pa pral echwe. Genyen tou kèk done mezi ki bezwen atansyon sou fèy done MOSFET la; tankou rezistans nan tèmik ant junction semi-conducteurs nan aparèy la pake ak anviwònman an, ak tanperati a junction maksimòm. Tanperati junction aparèy la egal a maksimòm tanperati anbyen an plis pwodwi rezistans tèmik ak pouvwa dissipation (tanperati junction = maksimòm tanperati anbyen + [tèmik rezistans × pouvwa dissipation]). Dapre ekwasyon sa a, pouvwa maksimòm dissipation sistèm nan ka rezoud, ki egal a I2 × RDS (ON) pa definisyon. Depi designer a te detèmine maksimòm aktyèl la ki pral pase nan aparèy la, RDS(ON) ka kalkile nan diferan tanperati. Li se vo anyen ke lè yo fè fas ak modèl tèmik senp, konsèpteur yo dwe konsidere tou kapasite nan tèmik nan ka a junction / aparèy semi-conducteurs ak ka / anviwònman; sa mande pou tablo sikwi enprime ak pake a pa chofe imedyatman. Pann lavalas vle di ke vòltaj la ranvèse sou aparèy la semi-conducteurs depase valè a maksimòm ak fòme yon gwo jaden elektrik ogmante aktyèl la nan aparèy la. Kouran sa a pral gaye pouvwa a, ogmante tanperati a nan aparèy la, epi pètèt domaje aparèy la. Konpayi semi-conducteurs yo pral fè tès lavalas sou aparèy, kalkile vòltaj lavalas yo, oswa teste solidite aparèy la. Gen de metòd pou kalkile vòltaj nominal lavalas; youn se metòd estatistik ak lòt la se kalkil tèmik. Kalkil tèmik lajman itilize paske li pi pratik. Anpil konpayi yo te bay detay sou tès aparèy yo. Pa egzanp, Fairchild Semiconductor bay "Power MOSFET Avalanche Guidelines" (Power MOSFET Avalanche Guidelines-yo ka telechaje sou sitwèb Fairchild). Anplis de sa nan informatique, teknoloji tou gen yon gwo enfliyans sou efè a lavalas. Pou egzanp, yon ogmantasyon nan gwosè mouri ogmante rezistans lavalas epi finalman ogmante rezistans aparèy. Pou itilizatè fen yo, sa vle di itilize pi gwo pakè nan sistèm nan.

Etap 4: Detèmine pèfòmans switch

Etap final la nan chwazi yon MOSFET se detèmine pèfòmans nan chanje nan MOSFET la. Gen anpil paramèt ki afekte pèfòmans chanje, men pi enpòtan an se pòtay / drenaj, pòtay / sous ak drenaj / sous kapasite. Kondansateur sa yo kreye pèt pou chanje nan aparèy la paske yo chaje chak fwa yo chanje. Se poutèt sa, vitès chanje MOSFET la redwi, epi efikasite aparèy la redwi tou. Pou kalkile pèt total yo nan yon aparèy pandan chanje, designer a dwe kalkile pèt yo pandan vire sou (Eon) ak pèt yo pandan fèmen (Eoff). Pouvwa total switch MOSFET la ka eksprime pa ekwasyon sa a: Psw = (Eon + Eoff) × frekans chanje. Chaj pòtay la (Qgd) gen pi gwo enpak sou pèfòmans chanje. Ki baze sou enpòtans pèfòmans chanje, yo toujou ap devlope nouvo teknoloji pou rezoud pwoblèm chanjman sa a. Ogmante gwosè chip ogmante chaj pòtay; sa a ogmante gwosè aparèy la. Yo nan lòd yo diminye pèt chanje, nouvo teknoloji tankou chanèl epè oksidasyon anba te parèt, vize diminye chaj pòtay. Pou egzanp, nouvo teknoloji SuperFET la ka minimize pèt kondiksyon ak amelyore pèfòmans chanje lè li diminye RDS (ON) ak chaj pòtay (Qg). Nan fason sa a, MOSFET yo ka fè fas ak transient vòltaj segondè-vitès (dv / dt) ak transient aktyèl (di / dt) pandan chanjman, e yo ka menm opere seryezman nan pi wo frekans switching.